50年を迎えるムーアの法則

moore_001_R

ムーアの法則50周年

2015 年 8 月 1 日(土)~21 日(金)まで東京・科学技術館で夏休みイベントとして「ムーアの法則 50 周年記念展示」が行われています。歴代の主要インテル プロセッサーなどの実物展示に加え、プロセッサーやコンピューターの秘密を紹介したパネル、プロセッサーの今と昔の比較やの歴史、最新プロセッサーを搭載したシステムなどが展示されています。

よく知られたムーアの法則ですが、この法則は、Intelの共同創業者であるGordon Moore(ゴードン・ムーア)氏が1965年に学会誌「Electronics」で発表した論文の中から生まれた半導体製造に関する経験則を示したもので「チップに集積可能なトランジスタの数は,12か月ごとにおよそ2倍に増える」というものです。12カ月は、製造技術のスローダウンに合わせて、現在Intelは「24か月ごと」と表記しているようです。

科学技術館でのこの展示は、このムーアの法則が誕生するきっかけとなった論文が発表されて50年になることを記念して行われている企画です。

ムーアの法則延命?

現在、実用化されてい最小のシリコントランジスタは14nmノードで、研究者の間では10nmが大きな壁であり、限界値は7nmだろうと考えられていました。しかし、それをはるかにしのぐ7nmのチップの試作にIBMの基礎研究所であるIBM Researchが成功したことが2015年7月に報道されました。

今回IBMが試作に成功した7nmプロセスを採用したチップは、2017年から2018年に市販される見込みで、ムーアの法則はそろそろ限界と言われてきた中でのニュースに、ムーアの法則は2018年まで延命などと報道するメディアもあったようです。

7nmといってもその小ささというのはつかみにくいのですが、ヒトのDNAの鎖の直径が約2.5nmなのでDNA3個分というスケールです。血液内の赤血球の直径は約7500nmなので、その1000分の1ということになります。

moore_002

(http://www.nytimes.com/2015/07/09/technology/ibm-announces-computer-chips-more-powerful-than-any-in-existence.html?_r=0 より)

ムーアの法則の終焉

ムーアの法則を支えてきたのは配線の幅を狭くする努力です。現在最小の14nmが、近々10nmになり、2018年ごろには今回成功した7nmになり、その内3nmになりとどんどん細くなっていくのかというと、どうも細くすることに限界が見えてきたようなのです。

この細い線の中を電流が流れるわけですが、これだけ細いと電流といっても電子の数を数えることができるほどに微弱な電流です。こうした微小の世界では「量子力学」の法則が支配し、通常の物理法則が成り立たなくなるのです。

シリコンに刻む構造の大きさが65nmを下回るとトランジスタから電子が漏れ出すようになります。これによってトランジスタが「オン」「オフ」を確実に切り替えることができなくなってしまいます。漏れ出す電流は、集積回路の微細化が進み、伝導体と伝導体が近づくに従って指数関数的に増大します。

電子が漏れ出すのは量子力学の「トンネル効果」によるものです。量子力学が支配する世界では、このトンネル効果で電子が配線の外に出てしまうのです。つまり、一定以上配線を細くすると回路そのものが成り立たなくなるわけです。このため、実用的な配線幅の限界は5~7nm程度と考えられ、ムーアの法則の終焉がささやかれているわけです。

moore_004_R

(ReadWrite Japan http://readwrite.jp/archives/24310 より)

7nmというとかなり限界に近いわけで、相当の技術的困難が伴ったものと思われますが、IBMはこの障壁をどのようにして乗り越えたのでしょうか?

7nmのトランジスタの場合、横幅に収まるシリコン原子の数はわずか35個ほどで、これほど少ないと従来のシリコンのウエハでは充分な電流を流すのは難しくなるそうです。この難題を解決したのは、純粋なシリコンの代わりにシリコンとゲルマニウムの合金を使用するという発想です。こうすることで電子移動度(電子が素材の中を通り抜ける能力)が向上するのだそうです。

また、プロセッサの製造では、レーザーなどの光学技術を使って細かく刻むのですが、その細かさの限界は光の波長によって決まります。実際には干渉などの技術も用いて波長以上の精密さを実現していますが、IBMは極端紫外線(EUV)を光源に用いるというアイディアでエッチングの解像度を高めたそうです。

こうした技術によって、ムーアの法則の終焉を伸ばしたようですが、とは言え、量子限界が近づいていることは確かなようです。

シリコン半導体の限界

シリコン半導体には前述の量子限界の他に「クロック周波数の壁」という問題もあります。クロック周波数が4Ghzを超えると熱でチップが融けてしまうというというのです。もし10Ghzのプロセッサーを作ると自身の熱で焼けてしまいます。しかし、4Ghz以下のプロセッサーを4個を一度動かすのであれば問題は起きません。この技術をマルチコアプロセッサーと呼びますが、こうしたマルチコアプロセッサーで「クロック周波数の壁」を解決してきました。

前述で、電子の漏れについて書きましたが、この問題は「トライゲート」という3方向から電流を制御する素子構造で解決しました。

しかし、こうした工夫によってもシリコン半導体の微細化には限界が見えてきているようです。そこで、メーカーはシリコンに代わる素材を探し始めています。7nmプロセッサーを試作したIBMは純粋なシリコンではなくシリコンとゲルマニウムの合金を用いたそうですが、今、そうした素材の候補がいくつかあがっているようです。その一つはグラフェンです。さらにグラフィンよりも有望とされているのがカーボンナノチューブのようです。しかし、それぞれ優れた特性があるものの、実用化するには克服すべき技術的課題がいくつもあるようです。

moore_003

(日経テクノロジー http://techon.nikkeibp.co.jp/article/MAG/20150306/407704/?rt=nocnt より)

そこで最近は、「ポスト・ムーア」として、3次元に回路を積み上げる方法、量子コンピューティング、また、ノイマン型とは異なる原理の、非ノイマン型アーキテクチャーなどが模索されています。シリコンを使った従来型の先が見え、ムーアの法則が限界を迎えたとしても、次なる技術によってコンピューターの高性能化そのものは止まることはないのだろうと思います。

 

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です